若手人材の成長促進並びに業績拡大のため、RTL設計、論理合成の領域にてベテランエンジニアの力を求めています。
50代以上のベテランエンジニア歓迎。
1800名を超える50代の以上のエンジニアが活躍しております。

大手メーカーの早期退職後、60代が近づいてからの「正社員」雇用前提となります。
※60才以降の正社員内定提示実績多数あり

弊社定年65歳までとなりますが「手を動かす技術領域」でキャリアを終えたい方を募集します。
※66歳以降はプロジェクト毎の契約者となりますが74歳にて就業中の実例がございます

選考はポジションサーチ型ですが「プロジェクトが決定したら採用」ということは致しません。

お人柄・ご経験を第一に内定を出させていただくスタイルの選考となります。

【経験例】
・RTL設計、論理合成
・FPGAまたASICの開発経験

【使用言語】
・VHDL

・Verilog-HDL


【使用メーカー】 ・アルテラ（インテル）
・ザイリンクス（AMD）
・その他FPGAメーカー

【内定の出やすい人物像】
・技術者としてのプライドを若手に継承する意欲のある方
・社内若手社員との組織構成をポジティブに捉えら
れる方
・技術者としての探求心を定年まで継続できる方